BEST AVAILABLE COPY

PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2000-066901

(43) Date of publication of application: 03.03.2000

(51)Int.CI.

G06F 9/45

7

G06F 9/318

G06F 9/34

(21)Application number: 11-207155

(71)Applicant: SUN MICROSYST INC

(22)Date of filing:

22.07.1999

(72)Inventor: COX DAVID M

MOROSOV SERGUEI V SEBERGER DAVID A WALLACE DAVID R

WENITSKY SERGUEI L

(30)Priority

Priority number: 98 121167

Priority date: 22.07.1998


Priority country: US

(54) METHOD AND DEVICE FOR OPTIMIZING REGISTER IN STACK USING REGISTER ALLOCATING PART AND COMPUTER PROGRAM PRODUCT

(57)Abstract:

PROBLEM TO BE SOLVED: To optimize a calculation by using a register stack instead of a named register by converting a 3-operand instruction into an instruction less than a 3-operand.

SOLUTION: A stack register replacement process 300 is accessed in a compiler after a virtual register is allocated to a pseudo-register. An input data generation procedure 303 generates a control flow graph(CFG) of a related part of a compiled program, basic block representation related to the CFG and the intermediate representation(IR) of a compiled instruction. An instruction conversion procedure 305 converts an IR in a 3-operand format into an operand format less than a 3operand. Next, a conversion procedure 307 converts absolute register reference into stack relative reference and converts pseudo-register address designation used in an operand of an IR instruction into register stack relative address designation.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2000-66901 (P2000-66901A)

(43)公開日 平成12年3月3日(2000.3.3)

(51) Int.Cl.'		識別記号	FΙ		デーマコート* (参考)
G06F	9/45		G06F	9/44	3 2 2 H
	9/318			9/34	3 4 0 A
	9/34	3 4 0		9/30 3 2 0 A	3 2 0 A
				9/44	3 2 2 F

審査請求 未請求 請求項の数44 OL (全 27 頁)


特爾平11-207155	(71) 出題人	595034134
	(サン・マイクロシステムズ・インコーポレ
平成11年7月22日(1999.7.22)		イテッド
		Sun Microsystems, I
(31)優先権主張番号 09/121167		nc.
平成10年7月22日(1998.7.22)		アメリカ合衆国 カリフォルニア州
米国(US)		94303 パロ アルト サン アントニオ
		ロード 901
	(72)発明者	ディピッド・エム・コックス
		アメリカ合衆国カリフォルニア州94550・
	,	リパーモア・レグラスロード 573
	(74)代理人	100089266
		弁理士 大島 陽一
		最終質に続く
	0 9 / 1 2 1 1 6 7 平成10年 7 月22日 (1998. 7. 22)	平成11年7月22日(1999.7.22) 09/121167 平成10年7月22日(1998.7.22) 米国(US) (72)発明者

(54) 【発明の名称】 レジスタ割当て部を用いてスタック内のレジスタを最適化するための方法、装置及びコンピュータプログラムプロダクト

(57)【要約】

【課題】 従来のレジスタ割当て技術及び最適化技術をレジスタスタックとして構成されたレジスタに適用する方法、装置及びプログラムプロダクトを実現する。

【解決手段】 コンパイラがレジスタスタックのスタックレジスタにアクセスするための効率的なコードを生成することができる装置、方法及びコンピュータプロダクトが開示される。本発明はコンパイラの中間表現内の3ーオペランド命令を、1つ或いはそれ以上の3ーオペランド未満の命令に変換することにより動作する。また本発明は命令のオペランドアドレス指定を、疑似名前付きレジスタへのアクセスから、レジスタスタックへのスタックオフセットを用いるスタックレジスタック入替えに応じて各命令においてレジスタスタック状態を判定し、それに応じてスタックレジスタへの各後続アクセスに対してスタックオフセットをマップする。



【特許請求の範囲】

【請求項1】 ターゲットコンピュータアーキテクチ ャ内に複数のスタックレジスタを備えるレジスタスタッ クを効率的に用いるためのコンピュータ制御による方法 であって、前記方法が、

- (a) 3-オペランド命令を1つ或いはそれ以上の3-オペランド未満の命令に変換する過程と、
- (b) 前記1つ或いはそれ以上の3-オペランド未満の 命令を解析し、1つ或いはそれ以上の疑似レジスタに対 する存続期間情報を判定する過程と、
- (c) 前記存続期間情報に応じて、ポップ動作を、前記 1つ或いはそれ以上の3-オペランド未満の命令に挿入 する過程と、
- (d) オペランド参照を、前記疑似レジスタから前記レ ジスタスタックへのオフセットに変換し、前記複数のス タックレジスタを参照する過程とを有することを特徴と するコンピュータ制御による方法。

【請求項2】 前記ターゲットコンピュータアーキテ クチャがインテル互換性浮動小数点ユニットを備えるこ とを特徴とする請求項1に記載のコンピュータ制御によ 20 る方法。

【請求項3】 前記(d)過程がさらに、

(d1) 前記疑似レジスタを前記レジスタスタックにマ ップする過程をさらに有することを特徴とする請求項1 に記載のコンピュータ制御による方法。

【請求項4】 前記(d1)過程がさらに、

- (d 1 a) 第1の基本プロックの開始時点でレジスタス タック状態を初期化する過程と、
- (d 1 b) 前記第1の基本ブロックの1つ或いはそれ以 上の命令を処理し、前記疑似レジスタに対する参照を、 前記複数のスタックレジスタにアクセスするための前記 レジスタスタックのオフセットに置き換える過程と、
- (d 1 c)必要に応じて、前記第1の基本プロック内に 1つ或いはそれ以上のレジスタスタック入替え命令を挿 入する過程と、
- (d 1 d) (d 1 b) 過程及び (d 1 c) 過程に応じ て、前記レジスタスタック状態を更新する過程とを有す ることを特徴とする請求項3に記載のコンピュータ制御 による方法。

【請求項5】 (d2)前記第1の基本プロックから の出口には存在せず、第2の基本プロックへの入口にお いて現存するレジスタである一組の新規の現存レジスタ を判定する過程と、

- (d3) 前記第2の基本ブロックへの入口では存在せ ず、前記第1の基本プロックからの出口において現存す るレジスタである一組の新規の無効レジスタを判定する 過程と、
- (d4) 前記レジスタスタックからの前記一組の新規の 無効レジスタを除去し、前記レジスタスタックに前記一 組の新規の現存レジスタを加えることにより、前記第1

の基本ブロックと前記第2の基本プロックとの間のレジ スタ使用を正規化する過程とをさらに有することを特徴 とする請求項4に記載のコンピュータ制御による方法。

【請求項6】 (d5)前記第1の基本ブロックと前 記第2の基本プロックとの間に正規化基本プロックを挿 入する過程と、

(d6) 前記正規化基本ブロック内に1つ或いはそれ以 上の正規化命令を挿入し、前記第1の基本プロックと前 記第2の基本プロックとの間のレジスタ使用を正規化す る過程とをさらに有することを特徴とする請求項5に記 載のコンピュータ制御による方法。

【請求項7】 (d5) 前記第1の基本プロック内に 1つ或いはそれ以上の正規化命令を挿入し、前記第1の 基本プロックと前記第2の基本プロックとの間のレジス タ使用を正規化する過程をさらに有することを特徴とす る請求項5に記載のコンピュータ制御による方法。

【請求項8】 (d5)前記第2の基本プロック内に 1つ或いはそれ以上の正規化命令を挿入し、前記第1の 基本プロックと前記第2の基本プロックとの間のレジス タ使用を正規化する過程をさらに有することを特徴とす る請求項5に記載のコンピュータ制御による方法。

【請求項9】 複数のスタックレジスタを有するレジ スタスタックを備えるターゲットコンピュータアーキテ クチャに配向されるターゲットプログラムを最適化する ためのコンピュータ制御による方法であって、

- (a) 前記複数のスタックレジスタに1つ或いはそれ以 上の疑似レジスタを割り当てる過程と、
- (b) 前記割り当てられた疑似レジスタを、複数のスタ ックオフセットを用いて前記複数のスタックレジスタに マップするレジスタスタック状態を保守する過程であっ 30 て、前記レジスタスタック状態が前記スタックレジスタ の変更に応答する、該過程と、
 - (c) 前記割り当てられた疑似レジスタの1つを参照す る命令を変換し、前記複数のスタックオフセットの1つ を用いて、前記レジスタスタック状態により前記複数の スタックレジスタの1つを識別する過程とを有すること を特徴とするコンピュータ制御による方法。

【請求項10】 前記ターゲットコンピュータアーキ テクチャがインテル互換性浮動小数点ユニットを備える 40 ことを特徴とする請求項9に記載の方法。

【請求項11】 前記(c)過程がさらに、 3-オペランド命令を1つ或いはそれ以上の3-オペラ

ンド未満の命令に変換する過程を有することを特徴とす る請求項9に記載のコンピュータ制御による方法。

【請求項12】 (d)第1の基本プロックからの出 口において存在する前記レジスタスタックを正規化し、 第2の基本プロックへの入口において存在する前記レジ スタスタックに一致させる過程をさらに有することを特 徴とする請求項9に記載のコンピュータ制御による方 50 法。

-2-

【請求項13】 (d1)前記第1の基本プロックに 1つ或いはそれ以上の正規化命令を加える過程をさらに 有することを特徴とする請求項12に記載のコンピュー タ制御による方法。

【請求項14】 (d1)前記第2の基本プロックに 1つ或いはそれ以上の正規化命令を加える過程をさらに 有することを特徴とする請求項12に記載のコンピュー 夕制御による方法。

【請求項15】 (d1) 前記第1の基本プロックと 前記第2の基本プロックとの間に正規化基本プロックを 10 加える過程と、

(d2)前記正規化基本ブロックに1つ或いはそれ以上の正規化命令を加える過程とをさらに有することを特徴とする請求項12に記載のコンピュータ制御による方法。

【請求項16】 複数のスタックレジスタを有するレジスタスタックを用いるターゲットコンピュータアーキテクチャに対するターゲットプログラムをコンパイルするために、中央処理装置(CPU)及び前記CPUに接続されるメモリを備える装置であって、

3-オペランド命令を1つ或いはそれ以上の3-オペランド未満の命令に変換するために構成される命令変換機構と、

前記1つ或いはそれ以上の3-オペランド未満の命令に 含まれるオペランド参照を、1つ或いはそれ以上の疑似 レジスタから前記レジスタスタックのオフセットに変換 し、前記複数のスタックレジスタを参照するために構成 される参照変換機構とを備えることを特徴とする装置。

【請求項17】 前記ターゲットコンピュータアーキテクチャがインテル互換性浮動小数点ユニットを備えることを特徴とする請求項16に記載の装置。

【請求項18】 前記参照変換機構がさらに、

第1の基本プロック内に現存する前記疑似レジスタについての情報を収集するために構成される情報収集機構と、

前記1つ或いはそれ以上の3ーオペランド未満の命令を 調整し、前記レジスタスタック内の現存値を保守するた めに構成される調整機構と、

前記1つ或いはそれ以上の3ーオペランド未満の命令により参照される前記疑似レジスタを前記レジスタスタックにマップするために構成されるレジスタマップ機構とを備えることを特徴とする請求項16に記載の装置。

【請求項19】 前記レジスタマップ機構が、 前記第1の基本ブロックの開始時点でレジスタスタック 状態を初期化するために構成されるスタック状態知期化

状態を初期化するために構成されるスタック状態初期化 機構と、

前記第1の基本プロックの前記1つ或いはそれ以上の3 ーオペランド未満の命令を処理し、前記疑似レジスタへ の参照を、前記レジスタスタック状態を用いて前記複数 のスタックレジスタにアクセスするための前記レジスタ スタックのオフセットに置き換えるために構成される命 令処理機構と、

必要に応じて前記第1の基本プロック内に1つ或いはそれ以上のレジスタスタック入替え命令を挿入するために 構成されるレジスタスタック入替え機構と、

前記命令処理機構及び前記レジスタスタック入替え機構 に対応して、前記レジスタスタック状態を更新するため に構成されるレジスタスタック状態メンテナンス機構と を備えることを特徴とする請求項18に記載の装置。

【請求項20】 前記第1の基本ブロックからの出口 において存在せず、第2の基本ブロックへの入口におい て現存するレジスタである一組の新規の現存レジスタを 判定するために構成される現存レジスタセット判定機構 と、

前記第2の基本ブロックへの入口には存在せず、前記第 1の基本ブロックからの出口において存在するレジスタ である一組の新規の無効レジスタを判定するために構成 される無効レジスタセット判定機構と、

前記レジスタスタックからの前記一組の新規の無効レジ 20 スタを除去し、前記レジスタスタックに前記一組の新規 の現存レジスタを加えることにより、前記第1の基本ブロックと前記第2の基本ブロックとの間のレジスタ使用 を正規化するために構成される正規化機構とを備えることを特徴とする請求項19に記載の装置。

【請求項21】 前記第1の基本ブロックと前記第2 の基本ブロックとの間に正規化基本ブロックを挿入する ために構成される基本ブロック挿入機構と、

前記正規化基本ブロック内に1つ或いはそれ以上の正規 化命令を挿入し、前記第1の基本ブロックと前記第2の 30 基本ブロックとの間のレジスタ使用を正規化するために 構成される正規化命令挿入機構とをさらに備えることを 特徴とする請求項20に記載の装置。

【請求項22】 前記第1の基本プロック内に1つ或いはそれ以上の正規化命令を挿入し、前記第1の基本プロックと前記第2の基本プロックとの間のレジスタ使用を正規化するために構成される正規化命令挿入機構をさらに備えることを特徴とする請求項20に記載の装置。

【請求項23】 前記第2の基本プロック内に1つ或いはそれ以上の正規化命令を挿入し、前記第1の基本プロックと前記第2の基本ブロックとの間のレジスタ利用を正規化するように構成される正規化命令挿入機構をさらに備えることを特徴とする請求項20に記載の装置。

【請求項24】 複数のスタックレジスタを有するレジスタスタックを備えるターゲットコンピュータアーキテクチャに配向されるターゲットプログラムを最適化するために、中央処理装置 (CPU) 及び前記CPUに接続されるメモリを備える装置であって、前記装置が、

前記複数のスタックレジスタに 1 つ或いはそれ以上の疑似レジスタを割り当てるために構成されるレジスタ割当 て機構と、

50 て機構

複数のスタックオフセットを用いて前記複数のスタックレジスタに前記割り当てられた疑似レジスタをマップするレジスタスタック状態を保守するために構成されるメンテナンス機構であって、前記レジスタスタック状態が前記レジスタスタックの変更に応答する、該メンテナンス機構と、

前記割り当てられた疑似レジスタの1つを参照する命令を変換し、前記複数のスタックオフセットの1つを用いて、前記レジスタスタック状態により前記複数のスタックレジスタの1つを識別するために構成される命令参照 10変換機構とを備えることを特徴とする装置。

【請求項25】 前記ターゲットコンピュータアーキ テクチャがインテル互換性浮動小数点ユニットを備える ことを特徴とする請求項24に記載の装置。

【請求項26】 前記命令参照変換機構がさらに、3 ーオペランド命令を1つ或いはそれ以上の3ーオペランド未満の命令に変換するために構成される命令変換機構 を備えることを特徴とする請求項24に記載の装置。

【請求項27】 第1の基本ブロックからの出口において存在する前記レジスタスタックを正規化し、第2の 20 基本ブロックへの入口において存在する前記レジスタスタックに一致させるように構成される正規化機構をさらに備えることを特徴とする請求項24に記載の装置。

【請求項28】 前記第1の基本ブロックの1つ或いはそれ以上の正規化命令を加えるために構成される正規化命令挿入機構をさらに備えることを特徴とする請求項27に記載の装置。

【請求項29】 前記第2の基本プロックに1つ或いはそれ以上の正規化命令を加えるために構成される正規化命令挿入機構をさらに備えることを特徴とする請求項 3027に記載の装置。

【請求項30】 前記第1の命令ブロックと前記第2 の命令ブロックとの間に正規化基本ブロックを加えるために構成される基本ブロック挿入機構と、

前記正規化基本プロックに1つ或いはそれ以上の正規化命令を加えるために構成される正規化命令挿入機構とをさらに備えることを特徴とする請求項27に記載の装置。

【請求項31】 コンピュータプログラムプロダクトであって、

複数のスタックレジスタを有するレジスタスタックを用いるターゲットコンピュータアーキテクチャに対するターゲットプログラムをコンピュータがコンパイルできるようにするために与えられるコンピュータ読取り可能コードを有するコンピュータ利用可能記憶媒体を備え、前記コンピュータ読取り可能コードが、

3ーオペランド命令を1つ或いはそれ以上の3ーオペランド未満の命令に変換するために構成される命令変換機構を前記コンピュータが実現できるようにするために構成されるコンピュータ読取り可能プログラムコードと、

前記1つ或いはそれ以上の3ーオペランド未満の命令のオペランド参照を、1つ或いはそれ以上の疑似レジスタから前記レジスタスタックのオフセットに変換し、前記複数のスタックレジスタを参照するために構成される参照変換機構を前記コンピュータが実現できるようにするために構成されるコンピュータ読取り可能プログラムコードとを有することを特徴とするコンピュータプログラムプロダクト。

【請求項32】 前記参照変換機構がさらに、

第1の基本プロック内に存在する前記疑似レジスタについての情報を収集するために構成される情報収集機構を前記コンピュータが実現できるようにするために構成されるコンピュータ読取り可能プログラムコードと、

前記1つ或いはそれ以上の3-オペランド未満の命令を調整し、前記レジスタスタック内の現存値を保守するために構成される調整機構を前記コンピュータが実現できるようにするために構成されるコンピュータ読取り可能プログラムコードと、

前記1つ或いはそれ以上の3ーオペランド未満の命令により参照される前記疑似レジスタを前記レジスタスタックにマップするために構成されるレジスタマップ機構を前記コンピュータが実現できるようにするために構成されるコンピュータ読取り可能プログラムコードとを備えることを特徴とする請求項31に記載のコンピュータプログラムプロダクト。

【請求項33】 前記レジスタマップ機構が、

前記第1の基本プロックの開始時点でレジスタスタック 状態を初期化するために構成されるスタック状態初期化 機構を前記コンピュータが実現できるようにするために 構成されるコンピュータ読取り可能プログラムコード と、

前記第1の基本ブロック内の前記1つ或いはそれ以上の3ーオペランド未満の命令を処理し、前記疑似レジスタへの参照を、前記レジスタスタック状態を用いて前記複数のスタックレジスタにアクセスするための前記レジスタスタックのオフセットに置き換えるために構成される命令処理機構を前記コンピュータが実現できるようにするために構成されるコンピュータ読取り可能プログラムコードと、

40 必要に応じて、前記第1の基本プロック内に1つ或いは それ以上のレジスタスタック入替え命令を挿入するため に構成されるレジスタスタック入替え機構を前記コンピュータが実現できるようにするために構成されるコンピュータ読取り可能プログラムコードと、

前記命令処理機構及び前記レジスタスタック入替え機構 に対応して、前記レジスタスタック状態を更新するため に構成されるレジスタスタック状態メンテナンス機構を 前記コンピュータが実現できるようにするために構成さ れるコンピュータ読取り可能プログラムコードとを有す 30 ることを特徴とする請求項32に記載のコンピュータプ

7

ログラムプロダクト。

【請求項34】 前記第1の基本プロックからの出口 において存在せず、第2の基本プロックへの入口におい て現存するレジスタである一組の新規の現存レジスタを 判定するために構成される現存レジスタセット判定機構 を前記コンピュータが実現できるようにするために構成 されるコンピュータ読取り可能プログラムコードと、 前記第2の基本ブロックへの入口には存在せず、前記第 1の基本プロックからの出口において現存するレジスタ である一組の新規の無効レジスタを判定するために構成 される無効レジスタセット判定機構を前記コンピュータ が実現できるようにするために構成されるコンピュータ 読取り可能プログラムコードと、

前記レジスタスタックからの前記一組の新規の無効レジ スタを除去し、前記レジスタスタックに前記一組の新規 の現存レジスタを加えることにより、前記第1の基本ブ ロックと前記第2の基本プロックとの間のレジスタ使用 を正規化するために構成される正規化機構を前記コンピ ュータが実現できるようにするために構成されるコンピ ュータ読取り可能プログラムコードとをさらに備えるこ 20 ログラムプロダクト。 とを特徴とする請求項33に記載のコンピュータプログ ラムプロダクト。

【請求項35】 前記第1の基本プロックと前記第2 の基本ブロックとの間に正規化基本ブロックを挿入する ために構成される基本プロック挿入機構を前記コンピュ ータが実現できるようにするために構成されるコンピュ ータ読取り可能プログラムコードと、

前記正規化基本ブロック内に1つ或いはそれ以上の正規 化命令を挿入し、前記第1の基本プロックと前記第2の 基本プロックとの間のレジスタ使用を正規化するために 構成される正規化命令挿入機構を前記コンピュータが実 現できるようにするために構成されるコンピュータ読取 り可能プログラムコードとを備えることを特徴とする請 求項34に記載のコンピュータプログラムプロダクト。

【請求項36】 コンピュータプログラムプロダクト であって、

複数のスタックレジスタを有するレジスタスタックを備 えるターゲットコンピュータアーキテクチャに配向され るターゲットプログラムをコンピュータが最適化できる ようにするために与えられるコンピュータ読取り可能コ ードを有するコンピュータ利用可能記憶媒体を備え、前 記コンピュータ読取り可能コードが、

前記複数のスタックレジスタに1つ或いはそれ以上の疑 似レジスタを割り当てるために構成されるレジスタ割当 て機構を前記コンピュータが実現できるようにするため に構成されるコンピュータ読取り可能プログラムコード と、

複数のスタックオフセットを用いて前記複数のスタック レジスタに前記割り当てられた疑似レジスタをマップす ンテナンス機構を前記コンピュータが実現できるように するために構成されるコンピュータ読取り可能プログラ ムコードであって、前記レジスタスタック状態が前記ス タックレジスタの変更に応答する、該コンピュータ読取 り可能プログラムコードと、

前記割り当てられた疑似レジスタの1つを参照する命令 を変換し、前記複数のスタックオフセットの1つを用い て、前記レジスタスタック状態により前記複数のスタッ クレジスタの1つを識別するために構成される命令参照 変換機構を前記コンピュータが実現できるようにするた めに構成されるコンピュータ読取り可能プログラムコー ドとを有することを特徴とするコンピュータプログラム プロダクト。

【請求項37】 前記命令参照変換機構がさらに、3 ーオペランド命令を1つ或いはそれ以上の3ーオペラン ド未満の命令に変換するために構成される命令変換機構 を前記コンピュータが実現できるようにするために構成 されるコンピュータ読取り可能プログラムコードを備え ることを特徴とする請求項36に記載のコンピュータプ

【請求項38】 第1の基本プロックからの出口にお いて存在する前記レジスタスタックを正規化し、第2の 基本ブロックへの入口において存在する前記レジスタス タックに一致させるために構成される正規化機構を前記 コンピュータが実現できるようにするために構成される コンピュータ読取り可能プログラムコードをさらに備え ることを特徴とする請求項36に記載のコンピュータプ ログラムプロダクト。

【請求項39】 前記第1の基本ブロックに1つ或い はそれ以上の正規化命令を加えるために構成される正規 30 化命令挿入機構を前記コンピュータが実現できるように するために構成されるコンピュータ読取り可能プログラ ムコードをさらに備えることを特徴とする請求項38に 記載のコンピュータプログラムプロダクト。

【請求項40】 前記第2の基本ブロックに1つ或い はそれ以上の正規化命令を加えるために構成される正規 化命令挿入機構を前記コンピュータが実現できるように するために構成されるコンピュータ読取り可能プログラ ムコードをさらに備えることを特徴とする請求項38に 記載のコンピュータプログラムプロダクト。

前記第1の基本プロックと前記第2 【請求項41】 の基本プロックとの間に正規化基本プロックを加えるた めに構成される基本ブロック挿入機構を前記コンピュー タが実現できるようにするために構成されるコンピュー タ読取り可能プログラムコードと、

前記正規化基本ブロックに1つ或いはそれ以上の正規化 命令を加えるために構成される正規化命令挿入機構を前 記コンピュータが実現できるようにするために構成され るコンピュータ読取り可能プログラムコードとをさらに るレジスタスタック状態を保守するために構成されるメ 50 備えることを特徴とする請求項38に記載のコンピュー

タプログラムプロダクト。

【請求項42】 ターゲットコンピュータアーキテクチャ内に複数のスタックレジスタを備えるレジスタスタックを効率的に使用するためのコンピュータ制御による方法であって、前記方法により、固定レジスタ名を有する命令を生成するために用いることができる技術が、前記複数のスタックレジスタを用いる命令を生成するために用いることができ、また前記方法が、

- (a) プッシュ或いはポップ動作を用いずに複数の命令を生成する過程であって、前記複数の命令のオペランド 10 が、前記ターゲットコンピュータアーキテクチャにおいて実際に実装される前記複数のスタックレジスタではなく、固定名を有する1つ或いはそれ以上の疑似レジスタである、該生成過程と、
- (b) 前記複数の命令を、前記ターゲットコンピュータアーキテクチャの命令に対応するオペランドフォーマットを有する複数の新規の命令に変換する過程であって、それにより例えば、2つのソースオペランド及び1つのターゲットオペランドを有する3ーオペランド命令が共有ソース及びターゲットを有する2ーオペランド命令に 20変換される、該変換過程と、
- (c) 前記複数の新規の命令を解析し、前記1つ或いは それ以上の疑似レジスタに対する存続期間情報を判定す る過程と、
- (d) 前記存続期間情報を用いて、1つ或いはそれ以上のポップ動作を前記複数の新規の命令に導入し、それにより無効な値を削除する過程と、
- (e) 前記1つ或いはそれ以上の疑似レジスタから前記 複数のスタックレジスタへのマッピング手段を初期化す る過程と、
- (f)前記複数の新規の各命令に対してコンピュータ制御によるステップを実行する過程であって、前記ステップが、
- (1) 前記新規の命令内で、前記1つ或いはそれ以上の 疑似レジスタを、前記マッピング手段を用いることによ り1つ或いはそれ以上の前記複数のスタックレジスタに 置き換える過程と、
- (2) 前記マッピング手段を更新し、前記スタック効果 を前記新規の命令の前記マッピングに反映させる過程と を有する、該過程とを有し、

それにより固定レジスタ名を有する命令を生成するため に用いることができる前記技術を用いて、前記複数のス タックレジスタを用いる命令を生成できることを特徴と するコンピュータ制御による方法。

【請求項43】 ターゲットコンピュータアーキテクチャ内に複数のスタックレジスタを備えるレジスタスタックを効率的に使用するために、中央処理装置 (CPU)及び前記CPUに接続されるメモリを備える装置であって、前記装置により、固定レジスタ名を有する命令を生成するために用いることができる技術が、前記複数

10 のスタックレジスタを用いる命令を生成するために用い ることができ、また前記装置が、

プッシュ或いはポップ動作を用いずに複数の命令を生成するために構成される命令生成機構であって、前記複数の命令のオペランドが、前記ターゲットコンピュータアーキテクチャ内に実際に実装される前記複数のスタックレジスタではなく、固定名を有する1つ或いはそれ以上の疑似レジスタである、該命令生成機構と、

前記複数の命令を、前記ターゲットコンピュータアーキ テクチャの命令に対応するオペランドフォーマットを有 する複数の新規の命令に変換するために構成される命令 変換機構であって、それにより例えば2つのソースオペ ランドと1つターゲットオペランドを有する3ーオペラ ンド命令が共有ソース及びターゲットを有する2ーオペ ランド命令に変換される、該命令変換機構と、

前記複数の新規の命令を解析し、前記1つ或いはそれ以上の疑似レジスタに対する存続期間情報を判定するため に構成される命令解析機構と、

前記存続期間情報を用いて、1つ或いはそれ以上のポップ動作を前記複数の新規の命令に導入し、それにより無効な値を削除するために構成される無効値削除機構と、前記1つ或いはそれ以上の疑似レジスタから前記複数のスタックレジスタへのマッピング手段を初期化するために構成される初期化機構と、

前記複数の新規の各命令を変換するために構成される疑似レジスタ変換機構とを備え、前記疑似レジスタ変換機 構が、

前記新規の命令内において、前記1つ或いはそれ以上の 疑似レジスタを前記マッピング手段を用いることにより 30 1つ或いはそれ以上の前記複数のスタックレジスタに置 き換えるために構成されるオペランド置換え機構と、 前記マッピング手段を更新し、前記スタック効果を前記 新規の命令の前記マッピングに反映させるために構成さ れる調整機構とを備え、

それにより前記装置が、前記複数のスタックレジスタを 用いる命令を生成するために、固定レジスタ名を有する 命令を生成するために用いることができる前記技術を組 み込むことを特徴とする装置。

【請求項44】 固定レジスタ名を有する命令を生成 するために用いることができる技術が、複数のスタックレジスタを用いる命令を生成するために用いられるようにするコンピュータプログラムプロダクトであって、コンピュータがターゲットコンピュータアーキテクチャ内に前記複数のスタックレジスタを備えるレジスタスタックを効率的に用いることができるようにするために与えられるコンピュータ読取り可能コードを有するコンピュータ利用可能記憶媒体であって、前記コンピュータ読取り可能コードが、

あって、前記装置により、固定レジスタ名を有する命令 プッシュ或いはポップ動作を用いずに複数の命令を生成 を生成するために用いることができる技術が、前記複数 50 するために構成される命令生成機構を前記コンピュータ

30

11

が実現できるようにするために構成されるコンピュータ 読取り可能プログラムコードであって、前記複数の命令 のオペランドが、前記ターゲットコンピュータアーキテ クチャ内に実際に実装される前記スタックレジスタでは なく、固定名を有する1つ或いはそれ以上の疑似レジス タである、該コンピュータ読取り可能プログラムコード と、

前記複数の命令を、前記ターゲットコンピュータアーキ テクチャの命令に対応するオペランドフォーマットを有 する複数の新規の命令に変換するために構成される命令 10 変換機構を前記コンピュータが実現できるようにするた めに構成されるコンピュータ読取り可能プログラムコー ドであって、それにより例えば2つのソースオペランド と1つのターゲットオペランドとを有する3-オペラン ド命令が、共有ソース及びターゲットを有する2ーオペ ランド命令に変換される、該コンピュータ読取り可能プ ログラムコードと、

前記複数の新規の命令を解析し、前記1つ或いはそれ以 上の疑似レジスタに対する存続期間情報を判定するため に構成される命令解析機構を前記コンピュータが実現で きるようにするために構成されるコンピュータ読取り可 能プログラムコードと、

前記存続期間情報を用いて、1つ或いはそれ以上のポッ プ動作を前記複数の新規の命令に導入し、それにより無 効な値を削除するために構成される無効値削除機構を前 記コンピュータが実現できるようにするために構成され るコンピュータ読取り可能プログラムコードと、

前記1つ或いはそれ以上の疑似レジスタから前記複数の スタックレジスタへのマッピング手段を初期化するため に構成される初期化機構を前記コンピュータが実現でき るようにするために構成されるコンピュータ読取り可能 プログラムコードと、

前記複数の新規の各命令を変換するために構成される疑 似レジスタ変換機構を前記コンピュータが実現できるよ うにするために構成されるコンピュータ読取り可能プロ グラムコードとを有し、前記疑似レジスタ変換機構が、 前記新規の命令内において、前記1つ或いはそれ以上の 疑似レジスタを前記マッピング手段を用いて1つ或いは それ以上の前記複数のスタックレジスタに置き換えるた めに構成されるオペランド置換え機構を前記コンピュー 40 タが実現できるようにするために構成されるコンピュー タ読取り可能プログラムコードと、

前記マッピング手段を更新し、前記スタック効果を前記 新規の命令の前記マッピングに反映させるために構成さ れる調整機構を前記コンピュータが実現できるようにす るために構成されるコンピュータ読取り可能プログラム コードとを備え、

それにより前記プロダクトが、前記複数のスタックレジ スタを用いる命令を生成するために、固定レジスタ名を

術を組み込むことを特徴とするコンピュータプログラム プロダクト。

12

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明はコンピュータシステ ム用の最適化コンパイラの分野に関連する。詳細には、 本発明は名前付レジスタの代わりに、レジスタスタック を用いて計算を最適化するための新規で、有用な最適化 方法、装置及びコンピュータプログラムプロダクトに関 連する。

[0002]

【従来の技術】最近の多くのコンピュータアーキテクチ ャは、特定レジスタを識別するために名前を用いる。最 適化コンパイラは、そのような名前付レジスタの使用を 最適化するための多くの技術を発展させた。いくつかの コンピュータアーキテクチャでもレジスタに対してレジ スタスタックを用いる。インテル製プロセッサは、浮動 小数点演算に対してレジスタスタックを用いる。このレ ジスタスタック構成は、Intel Architecture Software Developer's Manual: Basic Architecture (order numb er 243190, ゥ1996, 1997) の第7章に記載されており、そ の部分を参照して本明細書の一部としている。

【0003】インテル製FPUに対する浮動小数点最適 化技術は、Inter Architecture Optimization Manual (order number 242816-003, †1996, 1997) の第5章に記 載されており、その部分を参照して本明細書の一部とし

【0004】コンパイラレジスタ割当て技術は、固定名 を有し、スタックレジスタを用いないレジスタを取り扱 うことにより主に発展した。演算がレジスタスタック上 で実行される際に、スタックレジスタ内に保持される値 がレジスタスタック内を移動するため、この現存の技術 はレジスタスタックを取り扱わない。

[0005]

【発明が解決しようとする課題】固定名レジスタを取り 扱う従来のレジスタ割当て技術及び最適化技術を、レジ スタスタックとして構成されたレジスタに適用する方 法、装置及びプログラムプロダクトを実現する。

[0006]

【課題を解決するための手段】本発明は、レジスタスタ ックを含むターゲットコンピュータに配向されるコンピ ュータ命令を生成する最適化コンパイラを改善する。本 発明は、コンパイラの最適化段階の多くの場合に、固定 名を有する疑似レジスタを用いる方法を開示する。その 後段階では、疑似レジスタを用いる命令は変更され、代 わりにスタックレジスタが用いられる。スタック動作の プッシュ及びポップを実行する命令の動作により生じる レジスタスタックの入替えは、疑似レジスタをスタック レジスタにマップするレジスタスタック状態により追跡 有する命令を生成するために用いることができる前記技 50 される。スタックレジスタは、レジスタスタックへのオ フセットにより参照される。

【0007】本発明の一態様は、ターゲットコンピュー タアーキテクチャ内に複数のスタックレジスタを備える レジスタスタックを効率的に用いるためのコンピュータ 制御による方法である。その方法はプッシュ或いはポッ プ動作を用いない複数の命令を生成し、そのオペランド は、ターゲットコンピュータアーキテクチャ内に実際に 実装される複数のスタックレジスタではなく、固定名を 有する1つ或いはそれ以上の疑似レジスタである。また その方法は複数の命令を複数の新しい命令に変換する。 複数の新しい命令は、ターゲットコンピュータアーキテ クチャの命令のフォーマットに対応するオペランドフォ ーマットを有する。例えば、2つのソースオペランド及 び1つのターゲットオペランドを有する3-オペランド 命令は、共有のソース及びターゲットを有する2-オペ ランド命令に変換される。またその方法は複数の新しい 命令を解析し、1つ或いはそれ以上の疑似レジスタに対 する存続期間情報を確定する過程を含む。その方法は存 続期間情報を用いて、1つ或いはそれ以上のポップ動作 を複数の新しい命令に導入することにより無効な値を削 20 除する。さらにその方法は1つ或いはそれ以上の疑似レ ジスタから複数のスタックレジスタへのマッピング手段 を初期化する。またその方法は、複数の新しい命令のそ れぞれに対して、以下のコンピュータ制御による過程を 実行する。その過程は、新しい命令内でマッピング手段 を用いることにより、1つ或いはそれ以上の疑似レジス タを1つ或いはそれ以上の複数のスタックレジスタに置 き換える過程と、マッピング手段を更新してスタック効 果を新しい命令のマッピングに反映させる過程とを含 む。このようにその方法は、固定レジスタ名を有する命 令を生成するための既存技術を用いて、複数のスタック レジスタを用いる命令を生成する。

【0008】本発明の別の態様は、ターゲットコンピュ ータアーキテクチャ内に複数のスタックレジスタを備え るレジスタスタックを効率的に用いるために、中央処理 装置(CPU)及びそのCPUに接続されるメモリを備 える装置である。その装置は、プッシュ或いはポップ動 作を用いない複数の命令を生成するために構成された命 令生成機構を備え、そのオペランドは、ターゲットコン ピュータアーキテクチャ内に実際に実装される複数のス タックレジスタの代わりに、固定名を有する1つ或いは それ以上の疑似レジスタである。またその装置は、複数 の命令を複数の新しい命令に変換するために構成された 命令変換機構を備える。複数の新しい命令は、ターゲッ トコンピュータアーキテクチャの命令フォーマットに対 応するオペランドフォーマットを有する。例えば2つの ソースオペランド及び1つのターゲットオペランドを有 する3-オペランド命令は、共有ソース及びターゲット を有する2-オペランド命令に変換される。さらにその 装置は、複数の新しい命令を解析し、1つ或いはそれ以 50 スタの1つを識別できるようになる。

上の疑似レジスタに対する存続期間情報を確定するため に構成された命令解析機構を備える。存続期間情報を用 いて1つ或いはそれ以上のポップ動作を複数の新しい命 令に導入するために構成された無効値削除機構により、 無効な値は削除される。さらにその装置は、1つ或いは それ以上の疑似レジスタから複数のスタックレジスタへ のマッピング手段を初期化するために構成された初期化 機構を備える。またその装置は、複数の新しい命令をそ れぞれ変換するために構成された疑似レジスタ変換機構 を備える。疑似レジスタ変換機構はさらに、新しい命令 の内でマッピング手段を用いて、1つ或いはそれ以上の 疑似レジスタを1つ或いはそれ以上の複数のスタックレ ジスタに置き換えるために構成されたオペランド置換え 機構と、マッピング手段を更新してスタック効果を新し い命令のマッピングに反映させるために構成された調整 機構とを備える。このようにしてその装置は、固定レジ スタ名を有する命令を生成するために用いられる既存技 術を組み込み、複数のスタックレジスタを用いる命令を 生成する。

【0009】本発明の別の態様はコンピュータ利用可能 記憶媒体を備えるコンピュータプログラムプロダクトで あり、コンピュータ利用可能記憶媒体はその中に組み込 まれるコンピュータ読取り可能コードを備える。コンピ ュータ上で実行される際に、コンピュータ読取り可能コ ードにより、そのコンピュータはターゲットコンピュー タアーキテクチャ内に複数のスタックレジスタを備える レジスタスタックを効率的に使用できるようになる。コ ンピュータ上で実行される際に、そのコンピュータ読取 り可能コードにより、コンピュータは命令変換機構、命 令解析機構、無効値削除機構、初期化機構、疑似レジス タ変換機構、オペランド置換え機構及び調整機構を実現 できるようになる。これらの機構はそれぞれ、上記装置 に対する対応する機構と同じ機能を有する。

【0010】本発明の別の態様は、ターゲットコンピュ ータアーキテクチャに配向されるターゲットプログラム を最適化するためのコンピュータ制御による方法であ る。ターゲットコンピュータアーキテクチャは複数のス タックレジスタを備えるレジスタスタックを含む。その 方法は、1つ或いはそれ以上の疑似レジスタを複数のス タックレジスタに割り当てる過程を有する。別の過程 は、複数のスタックオフセットを用いて、その割り当て られた疑似レジスタを複数のスタックレジスタにマップ するレジスタスタック状態を保守する過程である。レジ スタスタック状態はレジスタスタックの変化に応答す る。またその方法は、1つの割り当てられた疑似レジス タを参照する命令を、複数のスタックオフセットの1つ を用いる命令に変換する。複数のスタックオフセットの 1つを用いるために命令を変換することにより、その命 令は、レジスタスタック状態により複数のスタックレジ

【0011】本発明のさらに別の態様は、ターゲットコ ンピュータアーキテクチャに配向されるターゲットプロ グラムを最適化するために、中央処理装置 (CPU)及 びCPUに接続されるメモリを備える装置である。ター ゲットコンピュータアーキテクチャは、複数のスタック レジスタを備えるレジスタスタックを含む。その装置 は、1つ或いはそれ以上の擬似レジスタを複数のスタッ クレジスタに割り当てるために構成されるレジスタ割当 て機構を備える。さらにその装置は、レジスタスタック 状態を保守するために構成されるメンテナンス機構を備 える。レジスタスタック状態は複数のスタックオフセッ トを用いて、その割り当てられた疑似レジスタを、複数 のスタックレジスタにマップする。レジスタスタック状 態は、レジスタスタックの変化に応答する。またその装 置は、割り当てられた疑似レジスタの1つを参照する命 令を、複数のスタックオフセットの1つを用いる命令に 変換するために構成される命令参照変換機構を備える。 変換された命令オペランドは、レジスタスタック状態に より複数のスタックレジスタの1つを識別する。

【0012】本発明の別の態様は、コンピュータ利用可 能記憶媒体を備えるコンピュータプログラムプロダクト であり、コンピュータ利用可能記憶媒体はその中に組み 込まれるコンピュータ読取り可能コードを有する。コン ピュータ上で実行される際に、コンピュータ読取り可能 コードにより、コンピュータは、複数のスタックレジス タを備えるレジスタスタックを含むターゲットコンピュ ータアーキテクチャに配向されるターゲットプログラム を最適化できるようになる。コンピュータ上で実行され る際に、コンピュータ読取り可能コードにより、コンピ ュータはレジスタ割当て機構、メンテナンス機構及び命 令参照変換機構を実現することができる。これらの機構 はそれぞれ、上記装置に対する対応する機構と同じ機能 を有する。

【0013】本発明の別の態様は、ターゲットコンピュ ータアーキテクチャ内に複数のスタックレジスタを備え るレジスタスタックを効率的に用いるためのコンピュー タ制御による方法である。その方法は、3-オペランド 命令を、1つ或いはそれ以上の3-オペランド命令未満 の命令に変換する過程を有する。またその方法は1つ或 いはそれ以上の3-オペランド命令未満の命令を解析 し、1つ或いはそれ以上の疑似レジスタに対する存続期 間情報を判定する。さらにその方法は、存続期間情報に 応じて、ポップ動作を1つ或いはそれ以上の3-オペラ ンド命令未満の命令に挿入する過程を有する。オペラン ドアドレスは、割り当てられた疑似レジスタから、レジ スタスタックのオフセットに変換され、複数のスタック レジスタをアドレス指定する。

【0014】本発明の別の態様は、ターゲットコンピュ ータアーキテクチャに対するターゲットプログラムをコ ンパイルするために、中央処理装置(CPU)及びCP

Uに接続されるメモリを備える装置である。ターゲット コンピュータアーキテクチャは、複数のスタックレジス タを備えるレジスタスタックを用いる。その装置は、3 ーオペランド命令を1つ或いはそれ以上の3ーオペラン ド命令未満の命令に変換するために構成される命令変換 機構を備える。またその装置は、1つ或いはそれ以上の 疑似レジスタからの1つ或いはそれ以上の3-オペラン ド命令未満の命令に含まれるオペランドアドレスをレジ スタスタックのオフセットに変換し、複数のスタックレ ジスタをアドレス指定するために構成されるアドレス変 換機構を備える。

【0015】本発明のさらに別の態様は、コンピュータ 利用可能記憶媒体を備えるコンピュータプログラムプロ ダクトであり、コンピュータ利用可能記憶媒体がその内 部にコンピュータ読取り可能コードを有する。コンピュ ータ上で実行される際に、コンピュータ読取り可能コー ドにより、コンピュータはターゲットコンピュータアー キテクチャに対するターゲットプログラムをコンパイル することができる。ターゲットコンピュータアーキテク 20 チャは複数のスタックレジスタを備えるレジスタスタッ クを用いる。コンピュータ上で実行される際に、コンピ ュータ読取り可能コードによりコンピュータは、命令変 換機構及びアドレス変換機構を実現することができる。 これらの機構はそれぞれ、上記装置に対する対応する機 構と同じ機能を有する。

【0016】生変数解析 (live-variable analysis) の 議論は、「Compilers: Principles, Techniques and Too Is by Alfred VJ (Aho, Ravi Sethi and Jeffrey D. Ullman, Addison-Wesley Publishing Co. 1988, ISBN 0 -201-10088-6) の608~633ページに見い出すこと ができ、ここで参照して本明細書の一部としている。

【0017】本発明の上記態様及び多くの他の態様は、 種々の図面において例示される以下の好適の実施例の詳 細な説明から当業者には明らかになるであろう。

[0018]

30

40

【発明の実施の形態】本発明はコンピュータを用いる。 概ね参照番号100を付され、本発明を支援するように 構成されるコンピュータのいくつかの構成要素が図1に 示されており、プロセッサ101は中央処理装置 (CP U) 103、メモリセクション105及び入力/出力 (I/O) セクション107を備えている。 I/Oセク ション107はキーボード109、ディスプレイユニッ ト111、ディスク記憶ユニット113及びCD-RO Mドライブユニット115に接続される。CD-ROM ドライブユニット115は、CD-ROM媒体117を 読み出すことができ、CD-ROM媒体117は典型的 にはプログラム及びデータ119を含む。メモリセクシ ョン105は、コンピュータ100が本発明の過程を実 行できるようにする実行プログラム121を含む。また 50 そのコンピュータは、スタックオフセットを介してアド

レス指定されるいくつかのスタックレジスタを含むレジスタスタック123を備える場合もある。好適な実施例では、レジスタスタック123はインテル製浮動小数点ユニットアーキテクチャにより動作する。ディスク記憶ユニット113及びCD-ROM媒体117を備えるCD-ROM媒体117を備えるCD-ROMがライブユニット115はファイル記憶機構を備える。そのようなコンピュータシステムは、本発明を実現する応用例を実行することができる。図1に示されるコンピュータシステムが、本発明の各実施例に対して必要とされないこともある装置を含むことは当業者には理解されよう。詳細にはレジスタスタック123は、実行プログラム121を含む同じコンピュータ内に備えられる必要はない。

【0019】図2は概ね参照番号200により示され、 本発明を用いるコンパイラアーキテクチャを示す。コン パイラアーキテクチャ200により実装されるコンパイ ラは、コンパイラフロントエンドセグメント203によ りターゲットプログラムのソース情報201を使用す る。コンパイラフロントエンドセグメント203は、タ ーゲットプログラムのソース情報201に適用可能なプ 20 ログラミング言語の規則によりターゲットプログラムの ソース情報201の構文及び意味を処理する。 コンパイ ラフロントエンドセグメント203は、ターゲットプロ グラムのソース情報201の「中間」コード表現205 の少なくとも1つのバージョンを生成する。中間表現 (IR)は概ね、制御フローグラフ(CFG)を表す か、或いは制御フローグラフを作成するために用いるこ とができるデータ構造を備える。CFGを用いて、プロ グラムの基本ブロック間の制御の流れを表す。基本ブロ ックは、制御フロー構造、関数、手順或いは基本ブロッ ク内の実行の流れを変更する他の構成体を全く含まな い。基本プロックは、1つの入口点及び1つの出口点の みを備える。

【0020】その後、「中間」コード表現205は、中 間表現最適化部セグメント207により最適化される。 中間表現最適化部セグメント207は、ターゲットプロ グラムのソース情報201の「中間」コード表現205 上で動作及び調整し、当業者には周知の種々の方法によ りプログラムの実行を最適化する。中間表現最適化部セ グメント207は最適化済み中間表現209を生成す る。コード生成部セグメント211 (本発明の態様を含 む)は、その最適化済み中間表現209を用いて、低レ ベルの最適化を実行し、物理的なレジスタを割り当て、 さらにその最適化済み中間表現209からアセンブラソ ースコード並びにまたオブジェクトコードモジュール2 13を生成する。オブジェクトコードは、オブジェクト モジュールにおける2値コンピュータ命令 (オペコー ド)を備える。アセンブラソースコードは、アセンブラ ソース言語における一連の記号ステートメントである。 アセンプラソースコード及びオブジェクトコードのいず 50

れも、特定のコンピュータアーキテクチャ(例えばイン テル製Pentiumアーキテクチャ)を目的とする。 【0021】上記のように、コード生成部セグメント2 11は低レベルの最適化を実行し、オブジェクトコード (オブジェクトモジュールの形式をなす場合が多い) 或 いはアセンブラソースコードのいずれか (或いは両方) を生成する。プログラムの最適化済み中間表現209は 概ね、固定名を有する仮想レジスタを参照する。すなわ ち中間表現最適化部セグメント207はターゲットコン ピュータが無限の名前付き仮想レジスタを含むことを仮 定する。コード生成部セグメント211の動作中に、こ れらの仮想レジスタはターゲットコンピュータの物理的 レジスタに割り当てられる。このリソース管理は、レジ スタ割当て段階或いはプロセスによりコード生成部セグ メント211において実行される。レジスタ割当てプロ セスの一態様は、物理的レジスタの内容がプログラム実 行中の種々の時点でメモリに「流出」されることが多い が、限られた数の物理的レジスタを用いて、その種々の 時点でのプログラムにより適した値を保守できるように するということである。そのメモリに流出した値は、プ ログラムが種々の実行段階まで進む際に、物理的レジス タに復元される場合が多い。レジスタ割当てプロセス は、いずれの物理的レジスタがその基本プロックに用い られるかを判定する。

【0022】最適化コンパイラ及び関連する技術の一般的な議論は、「Compilers: Principles, Techniques and Tools by Alfred V. Aho」(Ravi Sethi and Jeffre y D.Ullman, Addison-Wesley Publishing Co. 1988, IS BN 0-201-10088-6)、詳細には463-723ページの第8、9及び10章に見い出すことができ、ここで参照して本明細書の一部としている(これ以降Ahoとよぶ)。レジスタ割当て及びメモリへの値の流出に関連するさらなる情報は、「Register Allocation & Spilling via Graph Coloring」(G. J. Chaitin, 1982, Proceedings of the SIGPLAN '82 Symp. On Compiler Construction, June 1982, pp. 98-105)により提供され、ここで参照して本明細書の一部としている。

【0023】ここではいくつかのマシンがスタックとして構成される物理的レジスタを備え、これらのレジスタ 40 は固定名を用いて参照されることができない。

【0024】本発明の一態様は、固定名を有する一組の 疑似レジスタが、レジスタ割当て段階まで、さらにレジ スタ割当て段階を通して用いられ、これらの疑似レジス タが、実在の物理的レジスタであるかのように取り扱わ れるということである。このようにしてコンパイラの中 間表現最適化段階は現存する機構を用いて、その疑似レ ジスタが後にスタックレジスタに置き換えられるかには 関係なく疑似レジスタを最適化する。このようにして従 来のレジスタ割当て及び流出動作(及び多くの他のコー ド生成及び最適化動作)が疑似レジスタに適用される。 疑似レジスタの数はスタックレジスタの数と同じであ る。スタックレジスタによる疑似レジスタの実際の置換

えは、コンパイラがレジスタ割当てを実行した後に呼び 出される命令の状況により達成される。

テクチャ (或いはその相当品) を用いるターゲットコン ピュータに向けられる。インテル製FPUアーキテクチ ャは、2-オペランドまでのオペランド及び浮動小数点

【0025】好適な実施例は、インテル製FPUアーキ

レジスタスタックを用いるコンピュータ浮動小数点構成 を用いる。本発明を用いて、任意のレジスタスタック内

のレジスタへのアクセスを最適化することができるが、 それは浮動小数点アーキテクチャに制限されないこと

は、添付の図面及びその説明から当業者には理解されよ う。

【0026】以下の説明は本発明の動作の概要を示す。 後続する説明はその動作の細部に及ぶ。これらの説明は インテル互換性FPUアーキテクチャに向けられる。こ こで開示される発明は他のレジスタスタック用アーキテ クチャにも適用できることは当業者には理解されよう。

【0027】図3は概ね参照番号300により示され、 疑似レジスタをレジスタスタック内のスタックレジスタ に割り当てるためのスタックレジスタ置換えプロセスの 概要を与える。スタックレジスタ置換えプロセス300 は、仮想レジスタが疑似レジスタに割り当てられた後に コンパイラにおいて呼び出される。

【0028】スタックレジスタ置換えプロセス300 は、「開始」位置301で開始し、「入力データ生成」 手順303に続く。「入力データ生成」手順303は、 コンパイルされているプログラムの関連部分の制御フロ ーグラフ(CFG)、CFGに関連する基本ブロック表 30 現及びコンパイル済み命令の中間表現を生成する。入力 データのいくつか或いは全部が、コンパイラの上記部分 により生成されることができる。次にIRは、3ーオペ ランド形式(概ね2ソースオペランド及び1ターゲット オペランドを有する)からのIRを、インテル製アーキ テクチャの命令フォーマットに対応する3ーオペランド 未満のオペランド形式に変換する「命令変換」手順30 5により変更される。「命令変換」手順305は後に図 4に関連して記載される。次に「絶対レジスタ参照をス タック相対参照に変換」手順307は、IR命令のオペ 40 ランドにおいて用いられる疑似レジスタアドレス指定 を、レジスタスタック相対アドレス指定に変換する。

「絶対レジスタ参照をスタック相対参照に変換」手順3 07は後に図6に関連して記載される。最終的にスタッ クレジスタ置換えプロセス300は「終了」位置309 を通り終了する。

【0029】図4は概ね参照番号400により示され、 IRの3ーオペランド形式をより少ないオペランドを有 するインテルフォーマット命令に変換するためのIR命

令変換」手順305により呼び出される。プロセス40 0は「開始」位置401で開始し、「各基本ブロックを 巡回」手順403に続く。「各基本プロックを巡回」手 順403はCFGの各基本プロックを巡回する(繰り返 す)。繰返し済み基本ブロックはそれぞれ、図5に関し て後に記載される「3-オペランドを変換」手順405 により処理される。各基本ブロックを巡回後、プロセス

400は「終了」位置407を通り終了する。

20

【0030】IR命令は概ね、それぞれ異なることがで 10 きる2つのソースオペランド及び1つのターゲットオペ ランドを有する3-オペランドフォーマットにおいて存 在する。従ってインテル互換性浮動小数点アーキテクチ ャの場合、図5に関連して記載されるように各基本プロ ックのIRは変更され、任意の3-オペランド浮動小数 点IR命令は、3-オペランド未満のオペランドを備え るインテル命令フォーマットを有するIR命令に、或い は3ーオペランド未満のオペランドを有する一連のIR 命令に変換する。3-オペランド命令は、行先(デステ ィネーション)とは無関係であることができる2つのソ 20 **一**スを識別する命令である(例えば、opR1,R2→ R3、ここでopが減算である場合には、R2はR1か ら引かれ、その結果がR3に格納される)。インテルフ オーマット2ーオペランド命令は2つのソースを用いて おり、ソースレジスタの1つに結果を残し、その元の値 を消失させる(例えば、opR1,R2、ここでopが 減算である場合には、R2はR1から引かれ、その結果 がR1に残る)。いくつかの命令(例えばインテル浮動 小数点平方根命令)は1つのソース上で動作し、その結 果(例えばopR1)を有するソースを上書きする。I R3ーオペランド命令は、移動命令及び2ーオペランド 命令 (例えばopR1,R2→R3は、moveR3,R 1; opR3,R2に変換する)を用いることによりイ ンテルフォーマットに変換されることができる。図5は これらの変換がいかにして実現されるかを示す。

【0031】図5は概ね参照番号420により示され、 図4の「3-オペランドを変換」手順405により呼び 出されるIR命令変換プロセスを示す。プロセス420 は「開始」位置421で開始し、「IR命令繰返し」手 順423に続く。「IR命令繰返し」手順423は、基 本プロックの各命令を繰り返す。基本ブロックの全ての 命令が処理された場合、プロセス420は「終了」位置 425を通り終了する。

【0032】その基本ブロック(基本ブロックは「各基 本ブロック巡回」手順403により繰り返された)の各 IR命令は、IR命令の指数部を取得する「命令指数部 確定」手順427により検査される。これらの指数部は 命令のタイプ、IR命令により用いられるオペランド数 及びソース並びにデスティネーションオペランドの位置 を含む。次に「関連命令」決定手順428により「命令 令変換プロセスを示す。プロセス400は、図3の「命 50 指数部確定」手順427により確定される指数部が検査

され、命令タイプが、IR命令が疑似レジスタの1つを 参照しない(すなわち I R命令が関連しない) というこ とを示す場合には、プロセス420は「IR命令繰返 し」手順423に戻り、次のIR命令を処理する。しか しながらIR命令が関連する(すなわち疑似レジスタの 1つを参照する)場合には、プロセス420は「指数部 選択」手順429に続く。

【0033】「指数部選択」手順429はIR命令オペ コード及びそのオペランドを検査し、可能なIR命令変 換を確定する。プログラム順 (in-order) 選択手順43 1は、IR命令が命令の第1のオペランドにその結果を 格納するか否かを判定する。この条件が成り立つ場合に は、プロセス420は、命令の3-オペランドを3-オ ペランド未満の適当なインテルフォーマットに変換する 「基本変換」手順432に続く。その後プロセス420 は、「IR命令繰返し」手順423の繰返しを継続す る。

【0034】「実行順序変換(out-of-order)、交換可 能」選択手順433は、IR命令が命令の第2のオペラ ンドにその結果を格納するか否か、並びにその演算が交 20 換可能であるか否かを判定する。そうである場合には、 プロセス420は、命令のオペランドの順序を交換する と共に、命令の3-オペランド形式を、3-オペランド 形式未満の適当なインテルフォーマットに変換する「オ ペランド順序交換」手順435に続く。その後プロセス 420は、「IR命令繰返し」手順423の繰返しを継 続する。

【0035】「実行順序変換、交換不可、両方向op」 選択手順437は、IR命令が命令の第2のオペランド にその結果を格納するか否か、並びにその演算が交換不 30 可であるか否かを判定する。そうである場合には、プロ セス420は、「オペコードを逆向きオペコードに置換 え」手順439に続き、その手順439が命令の3-オ ペランド形式を、適当な逆向き2ーオペランド形式に変 換する(例えば、「subtract R1, R2→R2」(R1 からR2を引いて、その結果をR2に残す)は、「rsub tract R2, R1」に変換される)。その後プロセス4 20は「IR命令繰返し」手順423の繰返しを継続す

【0036】「デフォルト」手順441は、上記ケース 40 が適用されない場合に用いられる。この状況では、プロ セス420は、適当なソースを行先に複製し、その後複 製値にその動作を適用する「命令拡張」手順443に続 く。その後プロセス420は「IR命令繰返し」手順4 23の繰返しを継続する。

【0037】このようにしてインテルフォーマット2-オペランド命令を用いるターゲットコンピュータアーキ テクチャの場合に、プロセス420は、IR3ーオペラ ンド形式からの全ての関連する命令を、3ーオペランド を、インテル互換性FPUと共に用いられるFSORT 命令のような1オペランド命令に変換する方法は当業者 には理解されよう。

22

【0038】図6は概ね参照番号500により示され、 疑似レジスタを参照するIR命令オペランドを、レジス タスタックへのスタックオフセットを用いてスタックレ ジスタを参照するIR命令オペランドに変換するための 「絶対レジスタ参照をスタック相対参照に変換」プロセ スを示す。プロセス500は、図3の「絶対レジスタ参 照をスタック相対参照に変換」手順307により呼び出 される。プロセス500は「開始」位置501で開始 し、図7に関連して後に記載されるように、疑似レジス タの使用についての存続期間情報を収集する「疑似レジ スタについての情報を収集」手順503に続く。存続期 間情報は、レジスタのその値が無効になる時点を判定す る。次にプロセス500は関連するIR命令(すなわち 疑似レジスタにアクセスする命令)を検査し、実行時 に、レジスタスタックから無効レジスタを除去する命令 を挿入或いは変更する。「スタックから無効レジスタ除 去」手順505は図8に関連して後に記載される。次に プロセス500は、疑似レジスタを参照するオペランド を、レジスタスタック内のスタックレジスタを参照する オペランドに置き換える「疑似レジスタをスタックレジ スタ上にマップ」手順507に続く。「疑似レジスタを スタックレジスタ上にマップ」手順507は図7に関連 して後に記載される。プロセス500は「終了」位置5 09を通り終了する。

【0039】図7は概ね参照番号510により示され、 図6の「疑似レジスタについての情報を収集」手順50 3により呼び出される、疑似レジスタ存続期間伝搬プロ セスを示す。プロセス510は、CFG及び関連する基 本ブロックにより表されるプログラムの疑似レジスタ存 続期間を伝搬する。またプロセス510は、疑似レジス タが各基本プロックへの入口及び基本プロックからの出 口上に存在する情報を判定及び退避する。この情報を用 いて、レジスタの値が存在する領域を判定する。レジス タが存在しない場合には、「無効 (dead)」と呼ばれ る。存続期間解析は当分野において周知であり、「Ah o」に記載される。

【0040】「CFGの疑似レジスタ最適化」手順51 3は、いずれの疑似レジスタが各基本ブロックの入口に 存在するかを判定し、input (block_id) としてこの情報を退避する。またこの手順513は、い ずれの疑似レジスタが各基本プロックの出口に存在する かを判定し、この情報をoutput (block_i d)として退避する。このプロセス510は「終了」位 置521を通り終了する。

【0041】図8は概ね参照番号530により示され、 無効疑似レジスタに関連するスタックレジスタが、無効 形式未満のインテルフォーマットに変換する。 [R命令 50 である場合にレジスタスタックからポップされるように

関連するIR命令を変更するための「スタックから無効 レジスタを除去」プロセスを示す。プロセス530は、 図6の「スタックから無効レジスタを除去」手順505 から呼び出され、「開始」位置531で開始する。プロ セス530は、CFGの各基本プロックを巡回する「各 基本プロック巡回」手順533に続く。プロセス530 は、各基本プロックを、疑似レジスタの1つにアクセス する基本プロックの各命令を繰り返す「基本プロックの 各関連命令繰返し」手順535に渡す。一度基本ブロッ クの全ての命令が繰り返された場合には、プロセス53 0は「各基本プロック巡回」手順533に戻り、次の基 本プロックを処理する。「基本プロックの各関連命令繰 返し」手順535により繰り返される命令は、IR命令 を変更し、スタックから無効スタックレジスタを除去す る「スタック安定化」手順536に渡される。これはオ ペレーションコードを、スタックポップを実行し、スタ ックから無効な値を除去するバージョンに置き換えるこ とにより行われる。また、この時点でIR命令はレジス タスタックに直接アクセスしないということは当業者に は理解されよう。代わりにIR命令は、レジスタスタッ 20 ク内のスタックレジスタにマップされることになる疑似 レジスタにアクセスする。「スタック安定化」手順53 6はさらに図10に関連して記載される。全ての基本ブ ロックが処理された後、プロセス530は「終了」位置 537を通り終了する。命令のオペランドが疑似レジス タを表し、スタックレジスタを表さない場合でも、レジ スタスタックに作用するためのIR命令の変更を、この 時点で行なうことができることは当業者には理解されよ う。

【0042】図9は概ね参照番号550により示され、 関連命令のオペランドを、疑似レジスタ参照を用いるこ とからレジスタスタックオフセット参照を用いることに 変換する「疑似レジスタアドレス指定をレジスタスタッ クアドレス指定に変換」プロセスを示す。またプロセス 550は、CFGのエッジにより接続される基本プロッ ク間のレジスタスタックを正規化する。プロセス550 は図6の「疑似レジスタをスタックレジスタ上にマッ プ」手順507により呼び出され、「開始」位置551 で開始する。プロセス550は、CFGの先頭から「ス タックレジスタをマップ」手順555に各基本ブロック を与えるCFGの底までCFGを通過する「先頭から底 までCFGを通過」手順553に続く。「スタックレジ スタをマップ」手順555は、各関連する命令のオペラ ンドを、疑似レジスタの代わりに、レジスタスタックオ フセットに変換する。「スタックレジスタをマップ」手 順555はさらに図11に関連して記載される。

【0043】一度関連する命令が各基本ブロックにおい て変換されたなら、プロセス550は、CFGをその底 からその先頭まで通過し、CFGの各エッジ及びそのエ

規化」手順559を呼び出す「底から先頭までCFGを 通過」手順557に続く。「基本ブロック正規化」手順 559は、レジスタスタックを入れ替える命令を、適当 な基本プロック(或いは新規に作成された基本プロッ ク) に挿入することにより達成される。「基本プロック 正規化」手順559は後に図12及び図13に関連して 記載される。「底から先頭までCFGを通過」手順55 7が終了した後、プロセス550は「終了」位置561 を通り終了する。

【0044】上記のように、インテル互換性浮動小数点 ユニットアーキテクチャは、スタックレジスタにアクセ スするために1-オペランド命令或いは2-オペランド 命令を用いる。これは、命令ソースの1つが命令ターゲ ットと同じであることを意味する。従ってソース値の1 つが命令の実行により消失する。両方のソース値が命令 の実行中に保存される必要がある場合には、その命令の 実行により消失するようになる1つの値が一時的レジス タに複製されなければならない。他のコンピュータアー キテクチャは同様の特性を有し、同様の方法において取 り扱われる。

【0045】図10は概ね参照番号620により示さ れ、IR命令を変更し、レジスタスタックから無効疑似 レジスタを除去するために用いられるスタック安定化プ ロセスを示す。IRはなおも疑似レジスタを参照する が、IR命令は、命令実行後に疑似レジスタが無効であ る場合には、命令のスタックポップ別形態を用いるため に変更されることができる。詳細には疑似レジスタの値 は最後の使用後に無効になる。

【0046】プロセス620は「開始」位置621で開 始し、「無効値」決定手順623に続く。「無効値」決 定手順623は、命令により参照される疑似レジスタが 命令後に無効であるか否かを判定する。そうである場合 には、プロセス620は、その命令が無効値をポップす る別形態式或いはシーケンスを有するか否かを判定する 「命令がポップ別形態所有」決定手順626に続く。命 令により参照される疑似レジスタが命令後に無効でない 場合には、プロセス620は「終了」位置627を通り 終了する。

【0047】「命令がポップ別形態所有」決定手順62 6が、命令がポップ別形態を有するものと判定する場合 には、プロセス620は非ポップ命令別形態をポップ命 令別形態に置き換える「命令別形態変更」手順629に 続く。ポップ命令別形態が存在しない場合には、プロセ ス620はコードシーケンスを挿入し、無効疑似レジス タを明示的にポップする「ポップ命令シーケンス挿入」 手順628に続く。プロセス620は「終了」位置62 7を通り終了する。

【0048】ここでレジスタスタック状態の使用につい て議論することは有用である。レジスタスタック状態 ッジに関連する基本ブロックにおいて「基本ブロック正 50 は、疑似レジスタとスタックレジスタとの間のマッピン

グを実現する。スタックレジスタがレジスタスタックと して構成されるので、他の値がレジスタスタックヘプッ シュ及びレジスタスタックからポップされるのに応じ て、特定の値を含むスタックレジスタへのスタックオフ セットが変化する。レジスタスタック状態は疑似レジス タをスタックレジスタにマップする。本発明の一態様 は、レジスタスタックが変化するのに応じて、レジスタ*

*スタック内の値の位置を追跡することによるレジスタス タック状態のメンテナンスである。基本プロックの一部 を構成する x = (a + b) * (a + d) を考慮する。レ ジスタ割当て部からのIRコードは、表1と同様の内容 を探索するであろう。

26

[0049]

【表1】

a->pr1
pr1->pr2
pr1, b->pr1
pr2, d->pr2
pr2, pr1->pr2
pr2->x

【0050】ここで「prn」は疑似レジスタ「n」を 示す。

※かを示す。

[0052] 20

【0051】表2は、疑似レジスタがレジスタスタック 状態を用いてスタックレジスタにいかに割り当てられる※

【表2】

赛 2

Inst	Operands	F0	F 1	F 2	F
fld	a->F0	prl	ргЗ		?
fsto	F0->F2	pr1	pr3	pr2	?
fadd	F0, b->F0	pr1	ргЗ	pr2	?
fxch	F2, F0	pr2	pr3	pr1	?
fadd	F0, d->F0	pr2	pr3	pr1	?
fmu1	F2, F0->F0	pr2	ргЗ	pr1	?
fstop	F 0 -> X	ргЗ	prl	?	?
•••	***				···
	I	1	4	1	

[0053] ここで「Fn」はスタックレジスタ「n」 を示し、「prn」は再び疑似レジスタ「n」を示す。 表2の右4段は、いずれの疑似レジスタが各スタックレ ジスタに割り当てられたかを示す。「pr3」は後続の 動作に用いられる現存の疑似レジスタである。「pr のためレジスタスタックからポップされるということに 注目されたい。レジスタスタック状態は、レジスタスタ ックの先頭からスタックレジスタへのオフセットを有す る各疑似レジスタ間の関係を保持する。レジスタスタッ ク状態は全ての命令に対して保持される。レジスタスタ ックの先頭からのオフセットを用いるために命令を変更 することにより、疑似レジスタを用いる各命令のオペラ ンドは、疑似レジスタにマップされるスタックレジスタ をアドレス指定するように変更される。レジスタスタッ ク状態に格納された各オフセットは、レジスタスタック

がその命令により入れ替えられるのに応じて変化する。 【0054】図11は概ね参照番号700により示さ れ、疑似レジスタをレジスタスタック内のスタックレジ スタにマップするための疑似レジスタマッピングプロセ スを示す。プロセス700は図4の「スタックレジスタ 2」は、「X」への格納後に無効であると見なされ、そ 40 をマップ」手順555により呼び出される。プロセス7 00は「開始」位置701で開始し、「初期基本ブロッ クマッピング状態退避」手順703に続く。「初期基本 ブロックマッピング状態退避」手順703は、レジスタ スタック状態を初期化する。レジスタスタック状態は、 スタックオフセット値を疑似レジスタに関連付けること により、疑似レジスタをレジスタスタック内のスタック レジスタにマップする。「初期基本プロックマッピング 状態退避」手順703は、基本プロックへの入口におけ るレジスタスタック状態の複製を退避する。初期基本プ 50 ロックレジスタスタック状態が退避された後、プロセス

700は「各命令繰返し」手順705に続く。「各命令繰返し」手順705は基本プロック内の各命令を繰り返す。基本プロック内の全ての命令が繰り返された後、プロセス700は、その基本プロックの終了時に存在するレジスタスタック状態をfstate(block-id,output)として退避する。「最終基本プロックマッピング状態退避」手順707に続く。その後プロセス700は「終了」位置709を通り終了する。

【0055】「初期基本プロックマッピング状態退避」 手順703及び「最終基本プロックマッピング状態退避」手順707により退避されるレジスタスタック状態 を用いて、図12に関連して後に記載されるように、基本プロック間のレジスタスタック使用を正規化する。

【0056】「各命令繰返し」手順705により繰り返される各命令は検査され、「浮動小数点レジスタ命令」決定手順711においてその命令が疑似レジスタにアクセスするか否かを判定する。繰返し済み命令が疑似レジスタにアクセスしない場合には、その命令は関連せず、プロセス700は「各命令繰返し」手順705に戻り、次の命令を繰り返す。

【0057】しかしながら繰返し済み命令が疑似レジス タにアクセスする場合には、プロセス700は、繰返し 済み命令が、レジスタスタック(及び関連するレジスタ スタック状態)に対する入替えを必要とするか否かを判 定する「スタック状態変更」決定手順713に続く。1 つのそのような命令の一例は、演算される値がレジスタ スタックの先頭スタックレジスタ内に格納されることが 必要となるインテルFSORT命令である。従って対象 の値が任意の他のスタックレジスタ内に格納される場合 には、そのレジスタスタックは、その対象の値がレジス 30 タスタックの先頭に移動するように入れ替えられなけれ ばならない。「スタック状態変更」決定手順に713 が、繰返し済み命令がスタック入替えを必要とすると判 定する場合には、プロセス700は「レジスタスタック 入替え命令挿入」手順715に続く。「レジスタスタッ ク入替え命令挿入」手順715は、レジスタスタックを 繰返し済み命令に適した状態にするために命令を挿入す る。インテル互換性FPUアーキテクチャ内部では、

「レジスタスタック入替え命令挿入」手順715は、レジスタスタックを入れ替えるためにFXCH命令を挿入 40 する。次にレジスタスタック状態は「マッピング状態更新」手順717により更新される。こうしてレジスタスタック状態は、レジスタスタックのスタックレジスタの位置の変化に応答する。従ってコンパイラは、レジスタスタックにアクセスする各命令の動作に応じてレジスタスタックの状態を保持する。

【0058】「スタック状態変更」決定手順713が、 の現存レジスタ判定」手順803は、親プロックからの 繰返し済み命令がスタック入替えを必要としないと判定 出口レジスタスタック状態を、現在プロックからの入口 する場合には、プロセス700は「マッピング状態更 レジスタスタック状態と比較する。こうしてCFGのb 新」手順717に続く。「マッピング状態更新」手順7 50 10ck-jとblock-kとの間の一致を探索する

17は挿入された命令を検査し、その命令がレジスタスタックを変更する場合には、その手順がレジスタスタック状態への対応する変更を生成する。こうしてコンパイラは、レジスタスタックにアクセスする各命令の動作に応じてレジスタスタックの状態を保持する。

28

【0059】一度レジスタスタック状態が更新されれば、プロセス700は、レジスタスタック状態の情報を用いて、疑似レジスタからの繰返し済み命令のオペランドを、レジスタスタックへのスタックオフセットに変換する「疑似レジスタのレジスタスタックへのマップ」手順719に続く。こうして変換された命令は、疑似レジスタの代わりにレジスタスタックのスタックレジスタを参照する。一度繰返し済み命令が変換されれば、プロセス700は、基本プロック内の全ての命令が繰り返されるまで「各命令繰返し」手順705において命令を繰り返す。

【0060】プロセス700は、CFGの先頭から底への通過中に各命令プロックに対して呼び出される。CFGの先頭から底への通過の終了時に、各命令プロックに対する入力レジスタスタック状態及び出力レジスタスタック状態が退避されている。さらに疑似レジスタを用いる基本プロック内の各命令は、ここでレジスタスタックへのオフセットを用いてレジスタスタックにアクセスする。

【0061】残りのステップは、親基本ブロックからの出口におけるレジスタスタックの状態を、現在の基本ブロックの開始時点におけるレジスタスタックの状態に突き合わせることである。これは、「CFGの底から先頭への通過」手順557により実行されるCFGの底から先頭への通過中にブロックを正規化することにより達成される。

【0062】図12は、概ね参照番号800により示さ れ、親基本プロック(block-j)からの最後のレ ジスタスタック使用を現在の基本ブロック(block -k)の入力レジスタスタック使用に正規化する正規化 命令を挿入する基本プロックレジスタスタック正規化プ ロセスを示す。正規化は、いずれのレジスタが現存する 入力block-kであるが、block-iからの出 口には現存しないかを判定し、かついずれのレジスタが blockーiからの出口に現存するが、blockー kには用いられないかを判定するプロセスである。プロ セス800は、「CFCの底から先頭への通過」手順5 57によりCFGが底から先頭まで通過されるのに応じ て、「基本プロック正規化」手順559により呼び出さ れる。プロセス800は「開始」位置801で開始し、 「新規の現存レジスタ判定」手順803に続く。「新規 の現存レジスタ判定」手順803は、親ブロックからの 出口レジスタスタック状態を、現在プロックからの入口 レジスタスタック状態と比較する。こうしてCFGのb

場合に、新規の現存レジスタのセットは以下のように定 義される。

[0063]

【数1】 push(block-j, block-k) = input(block-k)-fstate(block-j, output) 同様にして、「親プロックの無効レジスタ判定」手順<math>805は、以下に定義されるような同じエッジにおける新規の無効レジスタのセットを判定する。

[0064]

【数2】 pop(block-j, block-k) = fstate(block-j, output) - in put(block-k)

「正規化要求」決定手順807は、block-j出口におけるレジスタスタック状態をblock-k入口におけるレジスタスタック状態に突き合わせるために必要とされるスタック入替え並びにプッシュ及びポップ値を検査する。block-jとblock-kとの間で正規化が必要とされる場合には、プロセス800は「基本プロック正規化」手順809に続く。「基本プロック正規化」手順809に続く。「基本プロック正規化」手順809は、レジスタスタックを操作し、block-j出口レジスタスタック状態が、図13に関連して後に記載されるようにblock-k入力レジスタスタック状態と突き合わせられるようにする命令を挿入する。その後プロセス800は「終了」位置811を通り終了する。

【0065】しかしながらblock-jblock- k との間に正規化が必要とされない場合には、プロセス800は「終了」位置811を通り終了する。

【0066】図13は、概ね参照番号850により示さ れ、block-iとblock-kとの間のレジスタ スタックを正規化する基本プロックを挿入する正規化命 令挿入プロセスを示す。プロセス850は、図12の 「基本プロック正規化」手順809により呼び出され る。プロセス850は「開始」位置851で開始し、新 規の基本プロックがCFGに挿入されなければならない か否かを、或いは現存する基本プロックにおいてレジス タスタック正規化が発生ことができるか否かを判定する 「新規の基本プロック要求」決定手順853に続く。新 規の基本プロックは、block-kがblock-j に対する唯一の後続ブロックである場合には必要とされ ない。この状況では、レジスタスタック正規化命令はb 1 o c k − j に直接挿入されることができる。また b 1 ock-jがblock-kに対する唯一の親である場 合には、正規化命令は、block-kの始めに直接挿 入されることができる。この状況が当てはまらない場合 には、正規化基本プロックは、「正規化基本プロック挿 入」手順855においてCFGに挿入される。正規化基 本プロックは、親基本プロックから出るレジスタスタッ

おいて予想されるレジスタスタックと一致させる命令を含む。これらの状態が図14及び図15により示される。

30

【0067】「レジスタスタックプッシュ命令挿入」手順857は、レジスタスタック上に新規の現存レジスタ (上記プッシュ定義により定義された)をプッシュする命令を挿入する。次に「レジスタスタックポップ命令挿入」手順859は、レジスタスタックをリオーダする命令及びレジスタスタックから無効レジスタをポップする10命令を挿入する。その後「レジスタスタック入替え命令挿入」手順861は、blockーkに対する入力レジスタスタック状態に応じてレジスタスタックを配置する命令を挿入する。次にプロセス850は「終了」位置863を通り終了する。

【0068】図12及び図13のプロセスはエッジにより接続される基本ブロックのレジスタスタック状態を用いて、基本ブロック間のレジスタスタックを正規化することは当業者には理解されよう。この正規化はレジスタスタックを入れ替え、レジスタスタックの現存のレジスタが、基本ブロックにおいて使用するためのレジスタスタックの適当なオフセット位置に存在できるようにする過程を含む。

【0069】図14は、概ね参照番号900により示さ れ、本発明により動作することができる制御フローグラ フを示す。制御フローグラフ900は、エッジー1/k 905によりblock-k903に接続されるblo ck-j901を含む。block-k903はエッジ - k/m910を用いてblock-m909に接続す る。さらにblock-1907はエッジ-1/m91 1によりblock-m909に接続する。またblo ck-k903は、エッジ-k/n912を介してb1 ock-n913に接続する。またblock-190 7はエッジー1/n915を用いてblock-n91 3に接続する。block-m909はエッジ-m/o 918を用いて block-0917 に接続する。 bl ock-o917はエッジ-o/p920を用いてbl ock-p919に接続する。またblock-n91 3はエッジーn/o921を用いてblock-o91 7に接続する。またblock-o917はエッジ-o 40 / q925を用いてblock-q923に接続する。 またblock-q923はエッジ-q/r928を用 いてblock-r927に接続する。またblock ー r 9 2 7 はエッジー r / r 9 2 9 によりそれ自体に接 続する。

合には、正規化命令は、block-kの始めに直接挿入されることができる。この状況が当てはまらない場合には、正規化基本プロックは、「正規化基本プロック挿入」手順855においてCFGに挿入される。正規化基本プロックは、親基本プロックから出るレジスタスタックを正規化し(入れ替え)、子基本プロックへの入口に 50 を有する。block-m909、block-n91

3及びblockーr927はそれぞれ、ブロックの上 部に入る2つのエッジを有する。

【0071】図15は、概ね参照番号950により示され、図14の制御フローグラフ900上で動作する図12及び図13により示されるプロセスの動作から生じる正規化された制御フローグラフを示す。制御フローグラフ900は、親基本ブロックを出るスタックレジスタを、子基本ブロックに入るスタックレジスタに入れ替えるための正規化命令を含む基本ブロックを挿入するように変更される。図12のプロセス800を制御フローグラフ900に適用することにより、以下のことがわかる。

【0072】1)block-k903はblock-j901に隣接する。従って図13のプロセス850により挿入されるレジスタスタック正規化命令はblock-j901(block-k903に対する親ブロック)内に挿入されることができる。以下の基本ブロックの組み合わせ、block-m909及びblock-o917、block-n913及びblock-o917並びにblock-q923及びblock-r927の場合に同様の状況が生じる。

【0073】2)block-o917はblock-p919及びblock-q923の両方に対する親プロックである。従ってレジスタスタック正規化命令(各子ブロックに適している)は、図13のプロセス850により、block-q919及びblock-q923内に挿入される。

【0074】3) 一般的な場合に、block-k90 3及びblock-1907 (並びにblock-r9 27のループエッジ)の子ブロックはそれぞれ、一般に 30 正規化命令が任意の現存の基本プロックに挿入されるこ とができない(基本ブロックは実行フロー分岐を持たな い)ため、親基本ブロックと子基本ブロックとの間のレ ジスタスタック状態を正規化するために、CFGに挿入 される正規化基本プロックを有する必要がある。従って block-k903とblock-m909との間の レジスタスタックを正規化するための命令を含むblo c k-k/m951がエッジ-k/m910に挿入され る。block-k/m951は、block-k90 3を出るレジスタスタック状態により識別される構成か らのレジスタスタックを変更し、block-m909 に対する入力レジスタスタック状態を一致させる。 b 1 ock-k/n953、block-l/n955及び block-1/m957は、それぞれのエッジに対し て相応する正規化を実現する。最終的にblock-r /r959がエッジーr/r929に挿入され、blo ck-r927の出口レジスタスタック状態を、blo ck-r927の入口レジスタスタック状態に正規化す る。親出口レジスタスタック状態が、子ブロックの入口 レジスタスタックに完全に一致する場合には、正規化プ 50

32 ロックはCFGに挿入される必要はないということは当 業者には理解されよう。

【0075】本発明は、基本プロック間のスタック正規 化命令数を最小限にし、コード拡張を低減するというこ とは当業者には理解されよう。

【0076】本発明により、現存するレジスタ割当て及び最適化技術が、レジスタスタック内に構成されるスタックレジスタと共に用いられるようになるということは当業者には理解されよう。

(【0077】上記内容から、本発明は(限定するわけではないが)以下の利点を有することが明らかであろう。【0078】1)本発明はレジスタスタックにおけるレジスタスワッピングを最小限にする。

【0079】2)本発明は基本ブロック間でレジスタスタック使用を正規化することから生じる、可能なコード拡張を最小限にする。

【0080】本発明は好適な実施例に関連して記載されてきたが、本発明の範囲から逸脱することなく種々の変更例及び代替例が実現されることは当業者には理解されよう。従って本発明の範囲はここで議論された特定の本発明の実施例に制限されるわけではなく、添付の請求項及びその等価内容によってのみ画定されるべきである。【0081】

【発明の効果】上記のように、本発明により、従来のレジスタ割当て技術及び最適化技術を、レジスタスタックとして構成されたレジスタに適用する方法、装置及びプログラムプロダクトを実現することができる。

【図面の簡単な説明】

【図1】好適な実施例に従って本発明を用いることができるコンピュータシステムを示す。

【図2】好適な実施例によるコンパイラを示す。

【図3】好適な実施例によるスタックレジスタ置換えプロセスの概要を示す。

【図4】好適な実施例によるIR3-オペランド命令変換プロセスの概要を示す。

【図5】好適な実施例による詳細な IR3ーオペランド 命令変換プロセスを示す。

【図6】好適な実施例により、疑似レジスタからの命令 アクセスをスタックレジスタに変換するためのプロセス 40 を示す。

【図7】好適な実施例により、CFGにより表される現存疑似レジスタを最適化し、基本プロックへの入口及び基本プロックからの出口において現存疑似レジスタを確定するプロセスを示す。

【図8】好適な実施例により無効スタックレジスタをレジスタスタックから除去するためのプロセスの概要を示す。

【図9】好適な実施例により疑似レジスタをスタックレジスタにマップするためのプロセスの概要を示す。

50 【図10】好適な実施例により無効疑似レジスタを基本

ブロックから除去するために用いられるスタック安定化 プロセスを示す。

【図11】好適な実施例により疑似レジスタをレジスタ スタックのレジスタにマップするために用いられる詳細 なプロセスを示す。

【図12】好適な実施例による基本プロックレジスタス タック正規化プロセスの概要を示す。

【図13】好適な実施例による詳細な正規化命令挿入プ ロセスを示す。

【図14】好適な実施例により動作する非正規化CFG 10 435 「オペランド順序交換」手順 の一部を示す。

【図15】図14のCFGに好適な実施例を適用した結 果生じる正規化制御フローグラフを示す。

【符号の説明】

- 100 コンピュータ
- 101 プロセッサ
- 103 中央処理装置(CPU)
- 105 メモリ
- 107 入力/出力(I/O)
- 109 キーボード
- 111 ディスプレイユニット
- 113 ディスク記憶ユニット
- 115 CD-ROMドライブユニット
- 117 CD-ROM媒体
- 119 プログラム及びデータ
- 121 実行プログラム
- 123 レジスタスタック
- 200 コンパイラアーキテクチャ
- 201 ソースプログラム
- 203 フロントエンド
- 205 中間コード表現
- 207 中間表現(IR)コード最適化部
- 209 最適化済み中間表現
- 2 1 1 コード生成部
- 213 アセンプラソース/オブジェクトコードモジュ ール
- 300 スタックレジスタ置換えプロセス
- 301 開始位置
- 303 「入力データ生成」手順
- 305 「3-オペランド命令変換」手順
- 307 「絶対レジスタ参照をスタック相対参照に変 換」手順
- 309 終了位置
- 400 IR命令変換プロセス
- 401 開始位置
- 403 「各基本ブロック巡回」手順
- 405 「3-オペランドIR命令変換」手順
- 407 終了位置
- 420 IR命令変換プロセス
- 421 開始位置

423 「IR命令繰返し」手順

- 425 終了位置
- 427 「命令指数部確定」手順
- 428 「関連命令」決定手順
- 429 「指数部選択」手順
- 431 「プログラム順 (in-order) 選択」手順
- 432 「基本変換」手順
- 433 「実行順序変換(out-of-order)、交換可能」 選択手順

34

- - 437 「実行順序変換、交換不可、両方向op」選択 手順
 - 439 「オペコードを逆向きオペコードに置換え」手 順
 - 441 「デフォルト」手順
 - 443 「命令拡張」手順
- 500 「絶対レジスタ参照をスタック相対参照に変

換」プロセス

- 501 開始位置
- 20 503 「擬似レジスタについての情報収集」手順
 - 505 「スタックから無効レジスタを除去」手順
 - 507 「擬似レジスタをスタックレジスタ上にマッ

プ」手順


- 509 終了位置
- 510 擬似レジスタ存続期間伝搬プロセス
- 5 1 1 開始位置
- 513 「CFGの撥似レジスタ最適化」手順
- 521 終了位置
- 530 「スタックから無効レジスタ除去」プロセス
- 30 531 開始位置
 - 533 「各基本ブロック巡回」手順
 - 535 「基本プロックの各関連命令繰返し」手順
 - 536 「スタック安定化」手順
 - 537 終了位置
 - 550 「疑似レジスタアドレス指定をレジスタスタッ クアドレス指定に変換」プロセス
 - 551 開始位置
 - 553 「先頭から底までCFGを通過」手順
 - 555 「スタックレジスタをマップ」手順
- 40 557 「底から先頭までCFGを通過」手順
 - 559 「基本プロック正規化」手順
 - 561 終了位置
 - 620 スタック安定化プロセス
 - 621 開始位置
 - 623 「無効値」決定手順
 - 626 「命令がポップ別形態所有」決定手順
 - 627 終了位置
 - 628 「ポップ命令シーケンス挿入」手順
 - 629 「命令別形態変更」手順
- 50 700 擬似レジスタマッピングプロセス


35


701 開始位置 900 制御フローグラフ 「初期基本プロックマッピング状態退避」手順 703 901 block-i 705 「各命令繰返し」手順 903 block-k 707 「最終基本ブロックマッピング状態退避」手順 905 エッジーi/k 709 終了位置 907 block-1 7 1 1 「浮動小数点レジスタ命令」決定手順 909 block-m 7 1 3 「スタック状態変更」決定手順 910 エッジーk/m 7 1 5 「レジスタスタック入替え命令挿入」手順 911 エッジー1/m 7 1 7 「マッピング状態更新」手順 912 エッジーk/n 719 「擬似レジスタのレジスタスタックへのマッ 10 913 block-n プ」手順 915 エッジー1/n 800 基本プロックレジスタスタック正規化プロセス 917 block-o 801 開始位置 918 エッジーm/o 803 「新規の現存レジスタ判定」手順 919 block-p 805 「親ブロックの無効レジスタ判定」手順 920 エッジーo/p 807 「正規化要求」決定手順 921 エッジーn/o 809 「基本プロック正規化」手順 923 block-q 811 終了位置 925 エッジーo/q 850 正規化命令挿入プロセス 927 block-r 8 5 1 開始位置 20 928 エッジーq/r 8 5 3 「新規の基本ブロック要求」決定手順 929 エッジーィ/ィ 8 5 5 「正規化ブロック挿入」手順 $951 \ block-k/m$ 8 5 7 「レジスタスタックプッシュ命令挿入」手順 953 block-k/n 「レジスタスタックポップ命令挿入」手順 8 5 9 955 block-1/n861 「レジスタスタック入替え命令挿入」手順 957 block-1/m863 終了位置 959 block-r/r


[図1]

200 -













【図5】


















【図11】





【図13】





フロントページの続き

(72)発明者 セルゲイ・ブイ・モロゾフ ロシア630057ノボシビルスク・232・ペチャトニコフストリート 9

(72)発明者 ディビッド・エイ・セバーガー アメリカ合衆国カリフォルニア州94550・ リバーモア・シャルドネーウェイ 2271 (72)発明者 ディビッド・アール・ウォレス アメリカ合衆国カリフォルニア州94133・ サンフランシスコ・ジョーンズストリート 1960

(72)発明者 セルゲイ・エル・ウェニッキー ロシア630057ノボシビルスク・57・ペチャ トニコフストリート 9

This Page is Inserted by IFW Indexing and Scanning Operations and is not part of the Official Record

BEST AVAILABLE IMAGES

Defective images within this document are accurate representations of the original documents submitted by the applicant.

Defects in the images include but are not limited to the items checked:

☐ BLACK BORDERS
IMAGE CUT OFF AT TOP, BOTTOM OR SIDES
A FADED TEXT OR DRAWING
☐ BLURRED OR ILLEGIBLE TEXT OR DRAWING
☐ SKEWED/SLANTED IMAGES
☐ COLOR OR BLACK AND WHITE PHOTOGRAPHS
☐ GRAY SCALE DOCUMENTS
LINES OR MARKS ON ORIGINAL DOCUMENT
\square REFERENCE(S) OR EXHIBIT(S) SUBMITTED ARE POOR QUALITY
□ OTHER.

IMAGES ARE BEST AVAILABLE COPY.

As rescanning these documents will not correct the image problems checked, please do not report these problems to the IFW Image Problem Mailbox.